Zen 5 粉碎 Zen 4：40% AVX-512 性能提升

　　最近的泄漏表明，Zen 5 核心比 Zen 4 高出 40%，这一数字归因于 Zen 5 在使用 AVX-512 指令的基准测试中比 Zen 4 性能增强。虽然这种改进并非源于 IPC(每个周期指令数)的增加，但通过 AVX-512 提高 40% 确实非常了不起。

　　正如摩尔定律已死所解释的那样，Zen 5 的 AVX-512 性能大幅提升是由于它拥有真正的 512 位 FPU(浮点单元)。目前，Zen 4 架构使用两个 256 位 FPU 执行 AVX-512 操作。然而，借助 512 位 FPU，Zen 5 可以在计算 AVX-512 和 VNNI 指令以及其他 AI 工作负载方面实现卓越的性能。英特尔已经实施了这种支持 AVX-512 的方法一段时间，其第 12 代至第 14 代酷睿处理器在 P 核中具有 AVX-512 和 AMX 单元。但是，由于混合架构，用户无法访问这些功能。

　　为 Zen 5 配备 512 位 FPU 需要扩展其他支持基础设施，包括向 FPU 提供数据和指令的组件。这是因为 Zen 5 增加了 L1 DTLB 容量并扩大了加载/存储队列，以满足新 FPU 的需求。L1 数据缓存从 32KB 扩展到 48KB，增加了 50%，提高了核心读取和写入数据的效率，从而提高了性能。FPU MADD 延迟缩短了一个周期，提高了响应能力，加快了浮点运算和数据处理速度。此外，AMD 将 Zen 5 中的整数执行流水线数量从 Zen 4 中的 8 个增加到 10 个，从而增强了每个内核的整体计算性能，而每个内核的 L2 缓存大小仍为 1MB。

　　AMD可能会在今年的台北电脑博览会上透露更多关于Zen 5的信息，而采用Zen 5架构的处理器，可能是Ryzen 9000系列，预计将在年内推出并向公众推出。