AMD Strix Point 再次出现在 Geekbench 基准测试中

　　今年，AMD将推出创新的Zen 5系列架构，发布Ryzen 9000系列产品。其中，代号为Strix Point的APU采用混合架构设计。该芯片的工程样品(ES)去年在基准数据库条目中被发现，上个月再次出现在AMD的出货清单上。

　　根据 Wccftech 的说法，Strix Point 最近在 Geekbench 基准测试中重新浮出水面。数据表明，Strix Point (1) 芯片拥有 12 个内核和 24 个线程，L1 指令缓存为 32KB，L1 数据缓存为 48KB。它有 12MB 的 L2 缓存(每个内核 1MB)和 24MB 的 L3 缓存，尽管只显示 16MB 对应于 Zen 5 内核。TDP为28W，专为FP8移动平台设计。与 Zen 4 架构相比，L1 数据缓存容量增加了 50%。

　　日志文件显示，APU的核心频率为1.4 GHz，可能表明用于测试的早期ES版本。在单核基准测试中，这款Strix Point ES芯片得分为1217分，在多核测试中得分为8016分。尽管其核心频率适中，但该芯片的表现值得称赞，尤其是在多核基准测试中。

　　目前的信息显示，Strix Point 有两种设计：一种是标准的单片设计，命名为 Strix Point (1)，CPU 配置为 4×Zen 5+8×Zen 5c 内核，GPU 部分将 CU 数量增加到 16，基于 RDNA 3.5/3+ 架构 CU，并与 XDNA 2 架构“Ryzen AI”引擎集成。另一种变体，可能被称为“Strix Point Halo”或“Sarlak”，代表了采用小芯片设计的高端 APU，标记为 Strix Point (2)。此版本最多可以容纳 16 个 CPU 内核，CU 计数增加到 40。

　　最近，一位内部人士提供了 Strix Point (1) 芯片在 3DMark Time Spy 基准测试中的分数，展示了与入门级独立显卡相当的图形性能。